芯片大厦的终极建造：探秘比利时秘密实验室如何决定AI的未来

引言/导读

在过去的半个世纪里，人类见证了一场技术奇迹：晶体管数量大约每两年翻一番，性能获得了巨大的飞跃——这就是著名的摩尔定律。这场革命催生了从智能手机到驱动整个AI时代的GPU。然而，我们现在正撞上物理学的硬性极限。当晶体管的宽度只剩下寥寥几个原子时，传统的微缩路径已经走到尽头，热量问题和机械不稳定性正在爆炸性增长。

当全球最大的科技巨头如苹果、谷歌、英伟达（Nvidia）、AMD乃至台积电（TSMC）都束手无策时，他们将目光投向了一个鲜为人知的地方：位于比利时鲁汶的IMEC（微电子研究中心）。这个地方不是典型的芯片制造商，而是一个提前10到20年为行业测试不可能想法、发明下一代计算技术的“秘密实验室”。

本文将深入揭秘IMEC如何通过发明革命性的3D晶体管架构（从GAA到CFET），以及推动系统级创新（如硅光子学和晶圆堆叠），为濒临停滞的计算革命争取到下一个“十年”，并探讨AI时代对芯片性能的无止境需求，以及后摩尔定律时代的真正含义。

摩尔定律的终结与埃级时代的物理极限

在过去的25年里，晶体管的尺寸被缩小了70多倍。以英伟达为例，从1999年采用220纳米技术的GeForce 256到今天正在量产的3纳米制程Rubin GPU，这一进展是惊人的。如今，我们正迈入埃（Angstrom）时代，数字之小已经超越了日常想象。

鳍式场效应晶体管（FinFET）的极限

FinFET晶体管因其鳍状的结构而得名。它是一代英雄，支撑了从首批苹果芯片到驱动最先进数据中心的GPU长达十年的技术进步。然而，为了继续缩小晶体管，FinFET的关键结构——“鳍”必须变得越来越薄。

机械不稳定性：当“鳍”的宽度达到约6纳米、高度约60纳米时，它们在制造过程中开始发生弯曲和断裂。成本与风险：当单个公司解决这些挑战的成本变得过于复杂、昂贵和高风险时，全球巨头如英特尔、三星、ASML和台积电选择与IMEC合作，共同测试那些未经证实的想法。

划时代的转变：全环绕栅极（GAA）晶体管的诞生

面对FinFET的机械不稳定性，IMEC的工程师们提出了一个看似简单的解决方案：既然高耸的结构不稳定，为什么不把它横向翻转过来？

这个简单的想法成为了微芯片历史上的第二个重大转折点，即全环绕栅极晶体管（GAA）。GAA不再使用单个高耸的鳍，而是水平堆叠薄片（纳米片通道，Nano-sheet Channel），由下方支撑，使其在构建过程中更加稳定。这项创新解决了FinFET的机械问题，并为行业争取了大约三代芯片的生命周期。

CFET：芯片世界的垂直摩天大楼

尽管GAA创新为行业赢得了时间，但它并非最终答案。在芯片的二维空间上，我们仍然面临空间耗尽的问题。IMEC借鉴了城市建设的思路：如果城市空间不足，他们会建造摩天大楼。

突破二维限制的CFET架构

IMEC提出了一个大胆的问题：为什么不能对晶体管采取同样的操作？ 如果无法在X轴和Y轴上继续缩小，唯一的出路就是垂直向上。

垂直堆叠：互补场效应晶体管（CFET） 是历史上首次实现的3D芯片构建。它通过将一个晶体管（P型通道）堆叠在另一个晶体管（N型通道）之上，可以立即将晶体管密度翻倍。挑战的升级：CFET的发明对工具提出了前所未有的要求。它要求工具能够精确地刻蚀和构建高而窄的结构而不使其坍塌，并能够在不损害下方结构的情况下，逐层生长和去除材料。创新周期：CFET等新技术从概念提出到最终进入智能手机，需要长达18到20年的漫长工程周期。

原子级的验证：SEM与TEM的极限探测

在实际制造晶圆之前，工程师们花费数年时间进行设备模拟和几何结构调整。一旦进入原型阶段，为了验证这些微小到难以置信的结构，必须借助地球上最强大的工具。

扫描电子显微镜（SEM）：现代晶体管比病毒小约100倍。由于普通光线的波长太大（数百纳米），无法观察如此小的结构。SEM通过发射电子束扫描芯片表面，可以放大数十万倍。然而，电子束击中芯片表面会瞬间加热并可能摧毁样品。透射电子显微镜（TEM）：这是更极端的工具，能够实现高达5000万倍的放大率，让我们看穿材料，达到原子尺度。为了使用TEM，需要用离子束在芯片上切下一片比DNA链还薄的切片（被称为Lamella，约30纳米厚），确保电子能够穿过。震撼的景象：通过TEM，我们能看到CFET的纳米片通道，电流流动的微小路径。这个通道大约只有30个原子厚。CFET技术真正将两个晶体管垂直堆叠在一起，首次实现了在更小的空间内集成更多功能。

系统级革命：光通信与3D计算方块

CFET和垂直堆叠技术（例如CFET技术带头人Serge Bissamans所说，它将继续朝着垂直方向发展）为我们争取了宝贵的十年。然而，它并不能彻底解决未来AI需求所需的功耗和散热问题。计算行业正被迫重新定义摩尔定律：如果不能显著改进单个晶体管，就必须显著改进整个系统。

芯片粒（Chiplets）与硅光子学的融合

在现代芯片中，性能越来越依赖于多个芯片粒（Chiplets）之间通信的速度。

沟通的低效：当今芯片粒之间相隔数厘米，通信就像隔着足球场喊话，既浪费能量，又拖慢速度。光取代电：一个有前景的解决方案是硅光子学（Silicon Photonics），用光而不是电来让芯片粒进行通信。目前，该技术被用于连接数据中心内的GPU机架，但很快将转移到芯片封装内部。IMEC的挑战：虽然硅光子学的可行性已得到验证，但其功耗仍然过高，尤其是在笔记本电脑和智能手机中。激光器会发热、浪费能量，且系统对温度极其敏感。IMEC正在致力于提高其效率，尝试在普通晶圆厂不兼容的材料（如钛酸钡）进行实验，以降低光子电路的功耗预算。

迈向3D计算方块：异构集成

IMEC的愿景远不止于此，他们正在研究整个晶圆的堆叠。

消除连接线：将两块晶圆完美对齐并垂直堆叠，可以消除芯片之间的大部分通信线路，从而降低功耗，提高速度。异构堆叠：更重要的是，这种技术允许堆叠不同类型芯片和不同材料（不限于硅）。这将使未来的芯片不再是扁平的，而是像一个3D计算方块（3D computing cube）。

后硅时代的探索：颠覆物理定律

CFET和3D堆叠只是过渡。对于后CFET时代，目前没有明确的路线图。

IMEC正在多条赛道上并行竞赛，探索可能取代硅基计算的未来。他们正在测试基于完全不同物理定律的新设备，例如：

新型材料：锗、石墨烯、二维晶体（如过渡金属二硫化物）甚至碳纳米管。这些材料仅有几个原子厚。新型逻辑：三元逻辑（turnary logic）、可逆逻辑、自旋电子学（spintronics）和低温CMOS。

IMEC的工程师自豪地表示，他们几乎接触了元素周期表中的所有非放射性材料，力求找到下一个突破口。

重塑产业规则：IMEC的隐形主导地位

为什么全球科技巨头必须依赖这个位于比利时鲁汶的小实验室？ 答案在于IMEC独特的模式和能力。

创新的“沙盒”与设备能力定律

IMEC的模式使其成为全球半导体创新的交汇点。

中立性：IMEC是一个非营利组织，不与任何公司竞争。它的中立性吸引了所有行业巨头（包括工具制造商ASML、材料供应商）加入合作。研发工厂：IMEC拥有一个专为研究而建造的完整半导体工厂。大多数大学梦想拥有一个无尘室，而IMEC拥有一整条生产线。这种机器和大脑的结合使其成为一个测试“不可能想法”的绝佳沙盒。工具先行：CFET技术带头人Serge Bissamans指出，摩尔定律在某种意义上就是设备能力定律。如果工具不存在，即使有完美的设计也无法制造出来。例如，极紫外光刻机（EUV Scanner）的成本超过2.5亿美元。ASML等工具制造商生产的下一代设备，不会直接进入台积电或英特尔，而是首先运往IMEC进行实地测试。

IMEC不仅开发新设备，更在重新发明整个制造流程的“食谱”，确保新工具、新材料和新技术完美同步。

深度分析与洞察：AI时代计算的范式转移

本视频揭示的不仅仅是晶体管的微缩故事，更是一场正在发生的计算范式革命。作为AI领域的分析师，我们看到以下几个深刻的趋势：

1. 创新焦点的转移：从尺寸微缩到异构集成

历史上，计算性能的提升主要依赖于尺寸微缩。然而，随着物理极限的到来，这种单一驱动力正在失效。CFET的出现，标志着芯片设计从平面（2D）扩展彻底转向垂直（3D）集成。

这体现了后摩尔定律时代的核心策略：性能的提升不再仅来自“更好”的晶体管，而是来自**“更好”的系统架构**。硅光子学和晶圆堆叠等技术，都旨在解决AI大模型对数据传输速度和能效的严苛要求。今天的AI集群性能瓶颈往往不在于单个计算单元的速度，而在于它们之间通信的延迟和能耗。

2. 研发成本的指数级爆炸与风险共享

从FinFET到GAA，再到CFET，每一次技术跨越的难度和成本都在呈几何级数增长。价值超过2.5亿美元的EUV光刻机，以及运行实验性晶圆厂线所需的约200台价值千万美元的设备，意味着只有国家级或垄断级的力量才能支撑基础研究。

IMEC的成功模式（非营利、中立）正是对这种成本爆炸的必然应对。它提供了一个全球性的平台，让竞争对手可以共享研发的早期风险和巨额投资，将“不可能”的想法变成可行的技术路线图。这种全球协作体系，确保了半导体工业不至于因为单一的错误决策而倒退十年。

3. AI对计算需求的无底洞：能效比是核心矛盾

虽然CFET通过堆叠密度保证了算力，但视频中明确指出，CFET“无法为未来的AI需求降低足够的功耗或热量”。这暴露了AI时代计算的核心矛盾：AI需要指数级增长的算力，但同时对能效比（Power Efficiency）有着严格的要求。

因此，后继的技术（如硅光子学、3D计算方块）必须侧重于解决功耗墙（Power Wall）问题。如果IMEC能够将原本只有英伟达巨型GPU集群才能负担的光通信技术，变得足够高效并集成到智能手机或笔记本电脑中，那将彻底改变移动AI计算的格局。

总结与展望

IMEC的工作证明，我们仍然能够通过工程学和创新，在物理定律的限制下继续推进计算的进步。从横向的GAA到垂直的CFET，这些发明为人类赢得了另一个十年的时间。

然而，这段旅程也充满了不确定性。在CFET之后，芯片历史上首次没有明确的技术路线图。唯一的确定是，未来的计算将走向多维度、多材料的异构集成，即3D计算方块。未来的处理器，可能不再是基于单一硅晶体管的结构，而是由不同材料、不同物理原理的元件堆叠而成。

AI的未来，太空技术的发展，乃至我们日常设备性能的提升，都取决于这些在比利时鲁汶实验晶圆上正在进行的探索。

我们不禁要问：当硅的极限被完全榨干，下一个“奇迹”将来自哪一种全新的物理定律？

要点摘要

摩尔定律终结的标志：FinFET晶体管因达到机械和物理极限（6纳米宽度时开始弯曲和断裂）而失效。GAA的创新：通过将垂直的鳍翻转为水平堆叠的纳米片通道（Nano-sheet Channel），解决了FinFET的机械稳定性问题，为行业争取了约三代芯片的过渡时间。CFET的革命性：CFET（互补场效应晶体管）首次实现了晶体管的垂直3D堆叠，将晶体管密度翻倍，是芯片世界的“摩天大楼”。原子级验证：新技术的验证需要使用透射电子显微镜（TEM）放大5000万倍，才能观察到仅30个原子厚的通道结构。研发周期：一项新的晶体管技术从设想到应用于手机，通常需要18到20年。系统级转型：在微缩受限后，性能提升转嫁给系统架构，如芯片粒、硅光子学（用光通信取代电通信）和晶圆级3D堆叠。IMEC的价值：作为一家非营利机构，它提供了设备测试和风险共享的中立平台，并拥有全球最先进的实验晶圆厂线，是Nvidia、TSMC等巨头未来十年技术路线图的幕后主导者。后CFET的不确定性：尽管CFET赢得十年，但目前行业对于之后的清晰路线图尚不明确，未来将探索自旋电子学、碳纳米管等全新的物理材料和逻辑。

原始视频：https://youtu.be/IS5FovPfvf0?si=JH7JlxgYeQzWBoKf

中英文字幕：【芯片大厦的终极建造：探秘比利时秘密实验室如何决定AI的未来】