2.1 电磁波基础与频谱监管
2.2 物理层要素：带宽、噪声、信噪比、链路预算
2.2.1 热噪声功率的严格推导
2.2.2 噪声因子与实际噪声功率
2.2.3 自由空间链路预算（Friis 公式的严格推导）
表示线路、连接器、极化不匹配、附加损耗等附加损耗（dB）。
2.2.4 SNR、Eb/N0E_b/N_0Eb/N0 与带宽/速率关系的严谨表达
2.2.5 链路裕度与最大可用距离的解出
2.3 常见调制、多路复用与信令（数学表述与误码率公式）
本节以基带/等效基带表示对常见调制方式的数学描述与在加性白高斯噪声（AWGN）信道下的误码率（BER）或符号错误率（SER）解析表达式进行逐个列示并给出必要的推导要点。
2.3.1 BPSK（Binary Phase-Shift Keying）
推导要点：此结果来自一维高斯分布右尾概率的计算，严格过程为对噪声的概率密度函数积分。
2.3.2 QPSK（Quadrature PSK）
2.3.3 M-QAM（M-ary Quadrature Amplitude Modulation）
推导要点：基于最近邻距离近似并把符号错误近似为至少一次跨越最近邻决策边界的事件。
2.3.4 FSK（Frequency-Shift Keying）
2.3.5 OFDM（Orthogonal Frequency-Division Multiplexing）
2.3.6 扩频（DSSS）与跳频（FHSS）
2.4 数据链结构：帧、分包、信令面与用户面、握手与控制平面
通信帧的分层结构与每个域的功能性定义如下。物理层帧（从时域角度）通常包括：前导码（preamble）、物理层头（PHY header）、导频（pilot）、数据负载（payload）与帧校验序列（FCS）。链路层进一步在 PHY 之上添加地址、序号与控制字段以支持重传与差错控制。
以字节为单位给出一个工程示例（所有长度为工程常见值，单位字节）：
| Preamble (16) | PHY header (4) | MAC header (8) | Payload (variable) | FCS (4) |
各域功能：
Preamble（16 字节）：用于时钟/符号同步、帧检测、频偏估计与导频初始化。
PHY header（4 字节）：表示调制、编码率与有效载荷长度。
MAC header（8 字节）：包含源/目的地址、序号与控制标志。
Payload：上层用户数据，可能进一步分包。
FCS（4 字节，CRC32）：用于帧完整性校验。
控制平面与用户平面的分工为：
控制平面：链路建立、参数协商、保活与安全（密钥交换、认证）。
用户平面：承载应用层真实数据（遥测、指令、媒体数据）。
握手示例（半双工、简化流程）：
发起端发送关联请求帧，包含能力与标识字段；
接收端返回确认帧并分配逻辑信道与解码参数；
双方交换必要的安全参数（若启用安全层）并完成链路建立；
数据传输以 ARQ 或 FEC+ARQ 混合方式保证链路可靠性。
2.5 天线与前端：极化、增益、方向图、阻抗匹配、LNA
2.5.1 天线增益与有效面积的严格关系
2.5.2 极化匹配与损耗
2.5.3 阻抗匹配、反射系数与 VSWR
2.5.4 低噪声放大器（LNA）与 Friis 噪声级公式
2.6 软件无线电（SDR）平台对比与信号链路详细描述
2.6.1 从天线到处理器：严格的信号流分解
2.6.2 采样率与带宽的契合关系（严格条件）
2.6.3 缓存、DMA 与实时性的严格分析
2.6.4 平台对比（按参数严格分类）
以关键参数列举三类平台的典型值（所有数值为工程代表性示例）：
低成本学习/嗅探平台（RTL-SDR 种类）
最大带宽：~2.4 MHz
接口：USB2/USB3（吞吐有限）
ADC 位数：8 bits
FPGA：无或极少
适用场景：学习、频谱嗅探
研究级平台（USRP B系列 等）
最大带宽：几十 MHz（取决于前端）
接口：USB3 或 PCIe
ADC 位数：12–14 bits
FPGA：可编程（替代部分 DSP）
适用场景：学术研究、原型系统
实时/生产级平台（专业射频板卡）
最大带宽：数百 MHz
接口：PCIe Gen3/4
ADC 位数：14–16 bits 或更高
FPGA：高性能（大量逻辑与 DSP 单元）
适用场景：实时部署、商业系统
典型参数表（工程教科书精确汇总）
链路预算数值示例（逐位算术与最终结论）
示例帧结构（位与字节级别的精确定义）
帧域以字节为单位的严格规范示例如下（字节索引从 0 开始）：
字节 0–15：Preamble（16 字节），用于定时/频偏估计与帧检测。
字节 16–19：PHY header（4 字节），字段细分：Byte16（调制与编码索引）、Byte17（子载波/速率信息）、Byte18–19（有效载荷长度，16-bit）。
字节 20–27：MAC header（8 字节），字段细分：源地址（3B）、目的地址（3B）、序号（1B）、控制标志（1B）。
字节 28–(28+N-1)：Payload（N 字节），N 可为 0..最大值，由 PHY header 指定。
最后 4 字节（FCS）：CRC-32（IEEE 802.3 多项式或具体协议指定多项式）。
每个字段应在协议规范中给出位级定义（如地址字段是否按小端或大端、序号是否回绕、控制标志的位掩码等），并说明在帧校验失败时的行为（例如丢弃或请求重传）。
SDR 信号链与实现细节（模块实现要点与工程精度）
输入: 采样序列 x[n], 本振相位增量 θ = 2πf_LO / f_s
初始化: φ=0
对每个采样 n:
z[n] = x[n] * exp(-j φ) # 与本振相乘实现下变频
φ = φ + θ # 更新相位（模 2π）
之后: 对 z[n] 进行低通滤波并抽取（decimate）
本章结论（作为教科书内容的闭合陈述）
本章以严格的数学表达给出了电磁波基础、热噪声与噪声功率的精确定义、Friis 自由空间链路预算的完整推导、SNR 与 Eb/N0E_b/N_0Eb/N0 间的精确关系、常见调制下在 AWGN 信道下的误码率表达以及软件无线电平台从天线到主机的完整信号流与实时实现约束。所有关键公式均已严格导出并在数值示例中逐位展开计算，以确保工程实现与教学演示时的可复现性与可信性。若在后续章节进行算法设计、实验复现或系统部署，应以本章给出的计量单位与数值精度作为一致的基准。
© 版权声明
文章版权归作者所有，未经允许请勿转载。
相关文章
暂无评论...
